1. 簡介
工作量證明(PoW)是比特幣和以太坊等主要加密貨幣的基礎共識機制,透過要求計算工作來驗證交易和建立新區塊,從而保護區塊鏈的安全。然而,挖礦帶來的巨大經濟回報引發了專用硬體(主要是特殊應用積體電路,ASIC)的軍備競賽。這導致了挖礦中心化,少數擁有昂貴、客製化ASIC的實體控制了不成比例的網路算力,破壞了區塊鏈技術的去中心化理念。HashCore提出了一種典範轉移:它並非讓PoW「抗ASIC」,而是讓通用處理器(GPP)成為事實上的ASIC。
2. ASIC中心化問題
核心問題在於經濟性和可及性。ASIC開發需要大量資本、耗時長久,且通常被少數製造商保密。這造成了高進入門檻,導致算力集中,並增加了51%攻擊的風險。對大多數使用者而言,購買和操作具有競爭力的ASIC是不切實際的,導致龐大的加密貨幣使用者群體與實際礦工的小群體之間產生分歧。這種中心化對網路安全性和去中心化構成了系統性風險。
關鍵問題指標
進入門檻: 具競爭力的ASIC資本成本高昂。
礦工與使用者比例: 礦工數量不成比例地稀少。
安全風險: 更容易遭受協調攻擊。
3. HashCore設計理念
HashCore顛覆了傳統問題。它不是先設計一個PoW函數,然後讓其他人為其打造ASIC,而是將設計目標設定為:讓每個人已經擁有的硬體——通用處理器(例如x86、ARM CPU)——成為執行此任務時效率最佳的硬體。
3.1. 逆向基準測試
這是核心概念。像英特爾和AMD這樣的晶片設計商投入數十億美元優化他們的CPU,使其在標準基準測試套件(例如SPEC CPU 2017)上表現出色,這些套件代表了多樣化的真實世界計算工作負載。HashCore利用這一點,透過模擬這些基準測試工作負載的偽隨機生成「小工具」來建構其PoW函數。因此,為SPEC優化的CPU,從設計上就是為HashCore優化的。
3.2. 基於小工具的架構
HashCore函數並非像SHA-256那樣的靜態雜湊函數。它是在執行時期動態組裝的計算「小工具」序列。每個小工具執行一系列通用處理器指令,旨在對關鍵計算資源(ALU、FPU、快取、記憶體頻寬)施加壓力。小工具的具體組合和順序是根據區塊標頭輸入偽隨機決定的,確保工作負載無法被預先計算或在硬體上輕易優化。
核心洞見
- 普及化: 將現有的消費級硬體轉變為具有競爭力的挖礦設備。
- 槓桿化優化: 搭載數十億美元的CPU研發成果。
- 動態防禦: 執行時期小工具生成阻礙了靜態硬體優化。
4. 技術實作與安全性
4.1. 抗碰撞性證明
論文提供了形式化證明,只要用於組合小工具輸出的底層原語本身具有抗碰撞性,無論小工具如何實作,HashCore都具有抗碰撞性。其安全性歸結於此密碼學原語(例如Merkle-Damgård結構)的安全性。偽隨機的小工具生成確保了整體函數輸出的不可預測性和安全性。
4.2. 數學基礎
PoW可以概念化為找到一個隨機數 $n$,使得: $$\text{HashCore}(\text{BlockHeader}, n) < \text{Target}$$ 其中 $\text{HashCore}(H, n)$ 的計算方式為: $$F( W_1( H || n || s_1), W_2( H || n || s_2), ..., W_k( H || n || s_k) )$$ 此處,$H$ 是區塊標頭,$n$ 是隨機數,$s_i$ 是從 $H$ 和 $n$ 偽隨機派生的種子,$W_i$ 是小工具函數,而 $F$ 是一個抗碰撞的組合函數(例如雜湊函數)。小工具序列和參數由生成函數 $G(H, n)$ 決定。
5. 分析與影響
產業分析師觀點
5.1. 核心洞見
HashCore不僅僅是另一個「抗ASIC」演算法;它是對現有硬體生態系統的策略性挪用。其真正的精妙之處在於認識到,價值數兆美元的半導體產業已經為某類問題打造了完美的「ASIC」——CPU。像以太坊的Ethash這樣的專案旨在透過記憶體難度來抵抗ASIC,但從最終Ethash ASIC的發展來看,這只是一種拖延戰術。HashCore的方法更為根本:它將PoW的經濟誘因與全球硬體製造的經濟現實對齊。它使去中心化成為了預設屬性,而非需要捍衛的脆弱目標。
5.2. 邏輯流程
其邏輯極具說服力且簡單:1) 識別問題(ASIC驅動的中心化)。2) 診斷根本原因(PoW函數與常見的CPU工作負載不同)。3) 翻轉解決方案空間:如果無法擊敗ASIC製造商,就讓他們為你工作。透過將PoW定義為「CPU本來就擅長的事情」,你利用了英特爾、AMD和ARM持續且大規模的研發投資。這為專業化創造了一個移動目標;當有人為今天的小工具組合設計出靜態電路時,下一個區塊的偽隨機生成可能會強調不同的CPU子系統。這種動態複雜性反映了其他領域的概念,例如某些神經網路剪枝技術中的隨機化架構,以防止對特定硬體的過度擬合。
5.3. 優勢與缺陷
優勢:
- 真正的可及性: 將挖礦門檻降低到標準筆記型電腦或桌上型電腦的成本,可能讓數十億台設備有意義地參與。
- 可持續的去中心化: 使挖礦分佈與設備擁有權分佈保持一致。
- 未來適應性: 自動受益於未來數十年CPU架構的改進(更多核心、新指令集、更好的快取)。
- 能源分流: 與單一的ASIC礦場相比,可能更有效地利用資料中心和個人設備中現有的閒置計算週期。
- 效能差距: 對於一項固定任務,通用處理器在絕對效率上永遠低於專為目的打造的ASIC。問題在於每美元效能和可及性之間的權衡是否值得。初始的雜湊率將比當前的ASIC網路低數個數量級,需要社群的大力支持以及新的安全經濟模型。
- 新的中心化途徑: 風險從ASIC所有權轉移到對雲端計算資源(AWS、Google Cloud)的控制。惡意行為者可以廉價租用大量CPU農場進行短期攻擊,這對於資本密集的ASIC來說較難實現。
- 實作複雜性與驗證: 動態生成的複雜工作負載更難正確實作,並且在不同節點間驗證時,若不引入漏洞或共識錯誤,難度更高。這與SHA-256的優雅簡潔形成對比。
- 忽略其他硬體: 同樣普及且強大的GPU並非主要目標。未來可能出現針對GPU工作負載優化的HashCore變體,重新啟動專業化循環。
5.4. 可行建議
對於區塊鏈架構師和加密經濟學家而言,HashCore是一個必須進行的思想實驗。它迫使我們重新評估「透過工作實現安全」的真正含義。安全是關於每秒絕對的原始雜湊數,還是關於該算力的分佈?對於抗審查而言,後者可能更為重要。
建議:
- 混合方法: 新的區塊鏈在啟動時應認真考慮採用類似HashCore的PoW,以啟動最大程度去中心化的礦工基礎,後期可能過渡到或結合其他機制(例如權益證明,PoS)。
- 減輕雲端風險: 協議設計必須納入對短期租賃攻擊的抑制措施,例如更長的紀元時間或質押要求,借鑒早期PoS系統中的「無利害關係」問題。
- 標準化與審計: 加密社群應將小工具庫和生成函數視為關鍵安全組件,對其進行與密碼學原語同等嚴格的審計。
- 經濟模型建構: 需要新的代幣經濟模型,其中安全性來自於分散的低算力礦工基礎,而非集中的資本。這可能涉及重新思考區塊獎勵和交易手續費分配。
6. 未來應用與方向
HashCore背後的原理超越了加密貨幣挖礦。
- 去中心化實體基礎設施網路(DePIN): HashCore可以保護那些激勵共享通用計算資源(例如用於渲染、科學計算)的網路,其中工作本身是有用的,而PoW則保護網路安全。
- 自適應的有用工作量證明: 可以設計小工具來執行可驗證的有用計算(例如蛋白質摺疊、數學問題求解),作為保護鏈安全的副產品,朝著「有用工作量證明」的願景邁進。
- 多架構支援: 未來版本可以包含針對不同主流架構優化的小工具套件(針對行動裝置的ARM、針對新興物聯網的RISC-V),創造一個異質但公平的挖礦環境。
- 與零知識證明整合: 某些小工具序列的複雜、不可平行化特性,可以與zk-SNARKs結合使用,建立已完成工作的緊湊證明,從而為輕量級客戶端實現更輕量的驗證。
7. 參考文獻
- Georghiades, Y., Flolid, S., & Vishwanath, S. (年份). HashCore: Proof-of-Work Functions for General Purpose Processors. [會議或期刊名稱].
- Nakamoto, S. (2008). Bitcoin: A Peer-to-Peer Electronic Cash System.
- Back, A. (2002). Hashcash - A Denial of Service Counter-Measure.
- SPEC CPU 2017. Standard Performance Evaluation Corporation. https://www.spec.org/cpu2017/
- Buterin, V. (2013). Ethereum White Paper: A Next-Generation Smart Contract and Decentralized Application Platform.
- Dwork, C., & Naor, M. (1992). Pricing via Processing or Combatting Junk Mail. CRYPTO '92.
- Zhu, J., et al. (2017). Unpaired Image-to-Image Translation using Cycle-Consistent Adversarial Networks. ICCV 2017. (CycleGAN作為一個為通用問題領域設計的框架範例,類似於HashCore為通用硬體設計的理念).